किस स्थिति में NAND गेट का आउटपुट कम है?

Question

Question

This question was previously asked in

RRB ALP Instrument Mechanic 23 Jan 2019 Official Paper (Shift 1)

Answer 1

सही विकल्प 3 है।

अवधारणा:

NAND द्वार

प्रतीक:

F1 U.B Madhu 15.11.19 D 16

सत्यमान सारणी:

निर्गम समीकरण: \(Y = \overline {A.B} = \overline A + \overline B\)

प्रमुख बिंदु:

1) यदि A हमेशा उच्च होता है, तो निर्गम अन्य निवेश B का उल्टा मान होता है, अर्थात B̅

2) निर्गम कम तभी होता है जब दोनों निवेश अधिक हों

3) यह एक सार्वभौमिक द्वार है

26 June 1

जब सत्यमान सारणी से A = B = 0, NAND और NOR गेट के लिए निर्गम Y = 1

साथ ही जब A = B = 1, NAND और NOR द्वार के लिए निर्गम Y = 0