Source Coding MCQ Quiz in हिन्दी - Objective Question with Answer for Source Coding - मुफ्त [PDF] डाउनलोड करें

वर्टिकल रिडंडेंसी चेक (VRC) आठ-बिट वाले ASCII वर्ण पर प्रयुक्त एक त्रुटि-जाँच की विधि है।

VRC में, एक पैरिटी बिट डेटा के प्रत्येक बाइट से जुड़ी होती है, जिसे फिर यह निर्धारित करने के लिए जाँचा जाता है कि यदि संचरण सही है।

वर्टिकल रिडंडेंसी चेक (VRC) आठ-बिट वाले ASCII वर्ण पर उपयोग करने वाली एक त्रुटि-जाँच की विधि है।

लाइन कोडिंग तीन प्रकार की होती है:

• एकध्रुवीय
• ध्रुवीय
• द्वि-ध्रुवीय

ध्रुवीय योजनाएं:

• ध्रुवीय योजनाओं में, वोल्टेज अक्ष के दोनों किनारों पर होते हैं।
• यहां हम आयाम (वोल्टेज) के दो स्तरों का उपयोग करते हैं। NRZ-L (NRZ-स्तर) के लिए, वोल्टेज का स्तर बिट के मान को निर्धारित करता है, आमतौर पर द्विआधारी 1 मैप्स से तर्क-स्तर उच्च, और द्विआधारी 0 मैप्स से तर्क-स्तर निम्न, यानी प्रतीक 1 और 0 को आयाम + और - के स्पंदों को संचारित करके दर्शाया जाता है
• NRZ-I (NRZ-प्रतिलोम) के लिए, दो-स्तरीय सिग्नल में एक सीमा पर एक संक्रमण होता है यदि अगला बिट जिसे हम संचारित करने जा रहे हैं वह एक तार्किक 1 है, और यदि अगले बिट में हम जा रहे हैं तो कोई संक्रमण नहीं है प्रेषण एक तार्किक 0 है।

एकध्रुवीय नॉनरिटर्न-टू-जीरो (NRZ):

• यह एक एकध्रुवीय (सभी सिग्नल स्तर या तो अक्ष के ऊपर या नीचे हैं) लाइन कोडिंग योजना है जिसमें धनात्मक वोल्टेज बिट 1 को परिभाषित करता है और शून्य वोल्टेज बिट 0 को परिभाषित करता है।
• बिट के बीच में सिग्नल शून्य पर वापस नहीं आता है इसलिए इसे NRZ कहा जाता है। उदाहरण के लिए: डेटा = 10110

द्विध्रुवीय योजनाएँ: इस योजना में तीन वोल्टेज स्तर धनात्मक, ऋणात्मक और शून्य होते हैं। एक डेटा तत्व के लिए वोल्टेज स्तर शून्य पर होता है, जबकि दूसरे तत्व के लिए वोल्टेज स्तर धनात्मक और ऋणात्मक के बीच वैकल्पिक होता है।

महत्वपूर्ण नोट: लाइन कोड एक कोड होता है जिसका उपयोग किसी संचरण लाइन पर डिजिटल सिग्नल के डेटा संचरण के लिए किया जाता है। कोडिंग की इस प्रक्रिया को अंतर-प्रतीक व्यतिकरण जैसे सिग्नल के ओवरलैप और विरूपण से बचने के लिए चुना जाता है।

सिद्धांत:

जनरेटर मैट्रिक्स G = [I₃ P^T] के रूप का होता है और समता जाँच मैट्रिक्स H = [P I₃] के रूप का होता है।

गणना:

दिया गया है:

$G=\left[\begin{array}{cccccc}1& 0& 0& 1& 1& 0\\ 0& 1& 0& 0& 1& 1\\ 0& 0& 1& 1& 0& 1\end{array}\right]$

$P^T=\left[\begin{array}{ccc}1& 1& 0\\ 0& 1& 1\\ 1& 0& 1\end{array}\right]$

$P=\left[\begin{array}{ccc}1& 0& 1\\ 1& 1& 0\\ 0& 1& 1\end{array}\right]$

वर्टिकल रिडंडेंसी चेक (VRC) आठ-बिट वाले ASCII वर्ण पर प्रयुक्त एक त्रुटि-जाँच की विधि है।

VRC में, एक पैरिटी बिट डेटा के प्रत्येक बाइट से जुड़ी होती है, जिसे फिर यह निर्धारित करने के लिए जाँचा जाता है कि यदि संचरण सही है।

वर्टिकल रिडंडेंसी चेक (VRC) आठ-बिट वाले ASCII वर्ण पर उपयोग करने वाली एक त्रुटि-जाँच की विधि है।

लाइन कोडिंग तीन प्रकार की होती है:

• एकध्रुवीय
• ध्रुवीय
• द्वि-ध्रुवीय

ध्रुवीय योजनाएं:

• ध्रुवीय योजनाओं में, वोल्टेज अक्ष के दोनों किनारों पर होते हैं।
• यहां हम आयाम (वोल्टेज) के दो स्तरों का उपयोग करते हैं। NRZ-L (NRZ-स्तर) के लिए, वोल्टेज का स्तर बिट के मान को निर्धारित करता है, आमतौर पर द्विआधारी 1 मैप्स से तर्क-स्तर उच्च, और द्विआधारी 0 मैप्स से तर्क-स्तर निम्न, यानी प्रतीक 1 और 0 को आयाम + और - के स्पंदों को संचारित करके दर्शाया जाता है
• NRZ-I (NRZ-प्रतिलोम) के लिए, दो-स्तरीय सिग्नल में एक सीमा पर एक संक्रमण होता है यदि अगला बिट जिसे हम संचारित करने जा रहे हैं वह एक तार्किक 1 है, और यदि अगले बिट में हम जा रहे हैं तो कोई संक्रमण नहीं है प्रेषण एक तार्किक 0 है।

एकध्रुवीय नॉनरिटर्न-टू-जीरो (NRZ):

• यह एक एकध्रुवीय (सभी सिग्नल स्तर या तो अक्ष के ऊपर या नीचे हैं) लाइन कोडिंग योजना है जिसमें धनात्मक वोल्टेज बिट 1 को परिभाषित करता है और शून्य वोल्टेज बिट 0 को परिभाषित करता है।
• बिट के बीच में सिग्नल शून्य पर वापस नहीं आता है इसलिए इसे NRZ कहा जाता है। उदाहरण के लिए: डेटा = 10110

द्विध्रुवीय योजनाएँ: इस योजना में तीन वोल्टेज स्तर धनात्मक, ऋणात्मक और शून्य होते हैं। एक डेटा तत्व के लिए वोल्टेज स्तर शून्य पर होता है, जबकि दूसरे तत्व के लिए वोल्टेज स्तर धनात्मक और ऋणात्मक के बीच वैकल्पिक होता है।

महत्वपूर्ण नोट: लाइन कोड एक कोड होता है जिसका उपयोग किसी संचरण लाइन पर डिजिटल सिग्नल के डेटा संचरण के लिए किया जाता है। कोडिंग की इस प्रक्रिया को अंतर-प्रतीक व्यतिकरण जैसे सिग्नल के ओवरलैप और विरूपण से बचने के लिए चुना जाता है।

वर्टिकल रिडंडेंसी चेक (VRC) आठ-बिट वाले ASCII वर्ण पर प्रयुक्त एक त्रुटि-जाँच की विधि है।

VRC में, एक पैरिटी बिट डेटा के प्रत्येक बाइट से जुड़ी होती है, जिसे फिर यह निर्धारित करने के लिए जाँचा जाता है कि यदि संचरण सही है।

वर्टिकल रिडंडेंसी चेक (VRC) आठ-बिट वाले ASCII वर्ण पर उपयोग करने वाली एक त्रुटि-जाँच की विधि है।

लाइन कोडिंग तीन प्रकार की होती है:

• एकध्रुवीय
• ध्रुवीय
• द्वि-ध्रुवीय

ध्रुवीय योजनाएं:

• ध्रुवीय योजनाओं में, वोल्टेज अक्ष के दोनों किनारों पर होते हैं।
• यहां हम आयाम (वोल्टेज) के दो स्तरों का उपयोग करते हैं। NRZ-L (NRZ-स्तर) के लिए, वोल्टेज का स्तर बिट के मान को निर्धारित करता है, आमतौर पर द्विआधारी 1 मैप्स से तर्क-स्तर उच्च, और द्विआधारी 0 मैप्स से तर्क-स्तर निम्न, यानी प्रतीक 1 और 0 को आयाम + और - के स्पंदों को संचारित करके दर्शाया जाता है
• NRZ-I (NRZ-प्रतिलोम) के लिए, दो-स्तरीय सिग्नल में एक सीमा पर एक संक्रमण होता है यदि अगला बिट जिसे हम संचारित करने जा रहे हैं वह एक तार्किक 1 है, और यदि अगले बिट में हम जा रहे हैं तो कोई संक्रमण नहीं है प्रेषण एक तार्किक 0 है।

एकध्रुवीय नॉनरिटर्न-टू-जीरो (NRZ):

• यह एक एकध्रुवीय (सभी सिग्नल स्तर या तो अक्ष के ऊपर या नीचे हैं) लाइन कोडिंग योजना है जिसमें धनात्मक वोल्टेज बिट 1 को परिभाषित करता है और शून्य वोल्टेज बिट 0 को परिभाषित करता है।
• बिट के बीच में सिग्नल शून्य पर वापस नहीं आता है इसलिए इसे NRZ कहा जाता है। उदाहरण के लिए: डेटा = 10110

द्विध्रुवीय योजनाएँ: इस योजना में तीन वोल्टेज स्तर धनात्मक, ऋणात्मक और शून्य होते हैं। एक डेटा तत्व के लिए वोल्टेज स्तर शून्य पर होता है, जबकि दूसरे तत्व के लिए वोल्टेज स्तर धनात्मक और ऋणात्मक के बीच वैकल्पिक होता है।

महत्वपूर्ण नोट: लाइन कोड एक कोड होता है जिसका उपयोग किसी संचरण लाइन पर डिजिटल सिग्नल के डेटा संचरण के लिए किया जाता है। कोडिंग की इस प्रक्रिया को अंतर-प्रतीक व्यतिकरण जैसे सिग्नल के ओवरलैप और विरूपण से बचने के लिए चुना जाता है।

सिद्धांत:

जनरेटर मैट्रिक्स G = [I₃ P^T] के रूप का होता है और समता जाँच मैट्रिक्स H = [P I₃] के रूप का होता है।

गणना:

दिया गया है:

$G=\left[\begin{array}{cccccc}1& 0& 0& 1& 1& 0\\ 0& 1& 0& 0& 1& 1\\ 0& 0& 1& 1& 0& 1\end{array}\right]$

$P^T=\left[\begin{array}{ccc}1& 1& 0\\ 0& 1& 1\\ 1& 0& 1\end{array}\right]$

$P=\left[\begin{array}{ccc}1& 0& 1\\ 1& 1& 0\\ 0& 1& 1\end{array}\right]$