Quantisation Process MCQ Quiz in हिन्दी - Objective Question with Answer for Quantisation Process - मुफ्त [PDF] डाउनलोड करें
Last updated on Apr 3, 2025
Latest Quantisation Process MCQ Objective Questions
Quantisation Process Question 1:
ADC में अधिप्रतिचयन एक तकनीक है जिसका उपयोग ___________ के लिए किया जाता है।
Answer (Detailed Solution Below)
Quantisation Process Question 1 Detailed Solution
क्वान्टीकरण रव को कम करने के लिए दो काम किए जाते हैं।
अधिप्रतिचयन और रव रूपण
व्याख्या:
- अनुरूपक सिग्नल पहले अंकीय सिग्नल में रूपांतरण के लिए ADC पर लागू होने से पहले प्रतिचयन की प्रक्रिया से गुजरता है।
- अधिप्रचायन एक ऐसी प्रक्रिया है जिसमें एक अनुरूप सिग्नल को एक प्रतिचयन आवृत्ति पर प्रतिचयित किया जाता है जो कि नाइक्विस्ट दर से बहुत अधिक है।
-
अधिप्रतिचयन है:
fs' = K × fs , ( K > 1)
- सिग्मा-डेल्टा ADC एक ADC का एक उदाहरण है जो अधिप्रतिचयन को नियोजित करता है।
- यह "डेल्टा मॉड्यूलन" जैसा ही है। यह 1 बिट के साथ 1 प्रतिचयन दर्शाया गया है।
- अधिप्रतिचयन में सहसंबंध बढ़ता है और क्वान्टीकरण रव कम हो जाता है।
डेल्टा मॉड्यूलन:
एक सिग्नल इसकी अनुरूप जानकारी को द्वि-आधारी अनुक्रम में परिवर्तित करने के लिए डेल्टा मॉड्यूलित है, अर्थात, 1s और 0s। यहां अनुरूप निवेश का प्रतिनिधित्व करने के लिए केवल एक बिट की आवश्यकता होती है। सिग्नल सहसंबंध का पूर्ण उपयोग करने के लिए एक अधि-प्रतिचयित निवेश लिया जाता है। एक सीढ़ी अनुमानित तरंग, डेल्टा (Δ) के रूप में पद आकार के साथ डेल्टा माडुलक का निर्गम होगा।
डेल्टा मॉड्यूलेटर में दो मुख्य कमियां हैं:
1. ढलान अधिभार विरूपण: जब निवेश सिग्नल x(t) के बढ़ने की दर इतनी अधिक होती है कि सीढ़ी सिग्नल इसे अनुमानित नहीं कर सकता है। हम इस तरह के विरूपण के लिए निर्गम में एक ही ध्रुवता के क्रमागत स्पंद को देखेंगे।
2. कणिकामय रव: जब निवेश सिग्नल में छोटे परिवर्तनों की तुलना में पद का आकार बहुत बड़ा होता है (निवेश लगभग स्थिर होता है)। यहां, डेल्टा माडुलक का निर्गम वैकल्पिक + ve और -ve स्पंद का अनुक्रम होगा।
∴ हम यह निष्कर्ष निकाल सकते हैं कि यदि किसी भी समय अंतराल के दौरान क्रमागत स्पंदों के विपरीत ध्रुवता होती है, तो उस अंतराल के दौरान सिग्नल लगभग स्थिर होता है।
Top Quantisation Process MCQ Objective Questions
ADC में अधिप्रतिचयन एक तकनीक है जिसका उपयोग ___________ के लिए किया जाता है।
Answer (Detailed Solution Below)
Quantisation Process Question 2 Detailed Solution
Download Solution PDFक्वान्टीकरण रव को कम करने के लिए दो काम किए जाते हैं।
अधिप्रतिचयन और रव रूपण
व्याख्या:
- अनुरूपक सिग्नल पहले अंकीय सिग्नल में रूपांतरण के लिए ADC पर लागू होने से पहले प्रतिचयन की प्रक्रिया से गुजरता है।
- अधिप्रचायन एक ऐसी प्रक्रिया है जिसमें एक अनुरूप सिग्नल को एक प्रतिचयन आवृत्ति पर प्रतिचयित किया जाता है जो कि नाइक्विस्ट दर से बहुत अधिक है।
-
अधिप्रतिचयन है:
fs' = K × fs , ( K > 1)
- सिग्मा-डेल्टा ADC एक ADC का एक उदाहरण है जो अधिप्रतिचयन को नियोजित करता है।
- यह "डेल्टा मॉड्यूलन" जैसा ही है। यह 1 बिट के साथ 1 प्रतिचयन दर्शाया गया है।
- अधिप्रतिचयन में सहसंबंध बढ़ता है और क्वान्टीकरण रव कम हो जाता है।
डेल्टा मॉड्यूलन:
एक सिग्नल इसकी अनुरूप जानकारी को द्वि-आधारी अनुक्रम में परिवर्तित करने के लिए डेल्टा मॉड्यूलित है, अर्थात, 1s और 0s। यहां अनुरूप निवेश का प्रतिनिधित्व करने के लिए केवल एक बिट की आवश्यकता होती है। सिग्नल सहसंबंध का पूर्ण उपयोग करने के लिए एक अधि-प्रतिचयित निवेश लिया जाता है। एक सीढ़ी अनुमानित तरंग, डेल्टा (Δ) के रूप में पद आकार के साथ डेल्टा माडुलक का निर्गम होगा।
डेल्टा मॉड्यूलेटर में दो मुख्य कमियां हैं:
1. ढलान अधिभार विरूपण: जब निवेश सिग्नल x(t) के बढ़ने की दर इतनी अधिक होती है कि सीढ़ी सिग्नल इसे अनुमानित नहीं कर सकता है। हम इस तरह के विरूपण के लिए निर्गम में एक ही ध्रुवता के क्रमागत स्पंद को देखेंगे।
2. कणिकामय रव: जब निवेश सिग्नल में छोटे परिवर्तनों की तुलना में पद का आकार बहुत बड़ा होता है (निवेश लगभग स्थिर होता है)। यहां, डेल्टा माडुलक का निर्गम वैकल्पिक + ve और -ve स्पंद का अनुक्रम होगा।
∴ हम यह निष्कर्ष निकाल सकते हैं कि यदि किसी भी समय अंतराल के दौरान क्रमागत स्पंदों के विपरीत ध्रुवता होती है, तो उस अंतराल के दौरान सिग्नल लगभग स्थिर होता है।
Quantisation Process Question 3:
ADC में अधिप्रतिचयन एक तकनीक है जिसका उपयोग ___________ के लिए किया जाता है।
Answer (Detailed Solution Below)
Quantisation Process Question 3 Detailed Solution
क्वान्टीकरण रव को कम करने के लिए दो काम किए जाते हैं।
अधिप्रतिचयन और रव रूपण
व्याख्या:
- अनुरूपक सिग्नल पहले अंकीय सिग्नल में रूपांतरण के लिए ADC पर लागू होने से पहले प्रतिचयन की प्रक्रिया से गुजरता है।
- अधिप्रचायन एक ऐसी प्रक्रिया है जिसमें एक अनुरूप सिग्नल को एक प्रतिचयन आवृत्ति पर प्रतिचयित किया जाता है जो कि नाइक्विस्ट दर से बहुत अधिक है।
-
अधिप्रतिचयन है:
fs' = K × fs , ( K > 1)
- सिग्मा-डेल्टा ADC एक ADC का एक उदाहरण है जो अधिप्रतिचयन को नियोजित करता है।
- यह "डेल्टा मॉड्यूलन" जैसा ही है। यह 1 बिट के साथ 1 प्रतिचयन दर्शाया गया है।
- अधिप्रतिचयन में सहसंबंध बढ़ता है और क्वान्टीकरण रव कम हो जाता है।
डेल्टा मॉड्यूलन:
एक सिग्नल इसकी अनुरूप जानकारी को द्वि-आधारी अनुक्रम में परिवर्तित करने के लिए डेल्टा मॉड्यूलित है, अर्थात, 1s और 0s। यहां अनुरूप निवेश का प्रतिनिधित्व करने के लिए केवल एक बिट की आवश्यकता होती है। सिग्नल सहसंबंध का पूर्ण उपयोग करने के लिए एक अधि-प्रतिचयित निवेश लिया जाता है। एक सीढ़ी अनुमानित तरंग, डेल्टा (Δ) के रूप में पद आकार के साथ डेल्टा माडुलक का निर्गम होगा।
डेल्टा मॉड्यूलेटर में दो मुख्य कमियां हैं:
1. ढलान अधिभार विरूपण: जब निवेश सिग्नल x(t) के बढ़ने की दर इतनी अधिक होती है कि सीढ़ी सिग्नल इसे अनुमानित नहीं कर सकता है। हम इस तरह के विरूपण के लिए निर्गम में एक ही ध्रुवता के क्रमागत स्पंद को देखेंगे।
2. कणिकामय रव: जब निवेश सिग्नल में छोटे परिवर्तनों की तुलना में पद का आकार बहुत बड़ा होता है (निवेश लगभग स्थिर होता है)। यहां, डेल्टा माडुलक का निर्गम वैकल्पिक + ve और -ve स्पंद का अनुक्रम होगा।
∴ हम यह निष्कर्ष निकाल सकते हैं कि यदि किसी भी समय अंतराल के दौरान क्रमागत स्पंदों के विपरीत ध्रुवता होती है, तो उस अंतराल के दौरान सिग्नल लगभग स्थिर होता है।