Combinational Circuits MCQ Quiz in हिन्दी - Objective Question with Answer for Combinational Circuits - मुफ्त [PDF] डाउनलोड करें

De-multiplexer:

• The demultiplexer is a combinational logic circuit designed to switch one common input line to one of several separate output lines.
• The data distributor, known as a Demultiplexer or “Demux”, works in just the opposite way to that of the Multiplexer.
• The demultiplexer takes one single input data line and then switches it to any one of a number of individual output lines one at a time.
• A demultiplexer circuit is a decoder circuit with enable input.

The block diagram is as shown:

Application:

The demultiplexer converts a serial data signal at the input to parallel data at its output lines as shown below.

The function of the Demultiplexer is to switch one common data input line to any one of the 4 output data lines A to D.

Important Points

Multiplexer:

The multiplexer is a combinational logic circuit designed to switch one of several input lines to a single common output line.

• The multiplexer or “MUX” is a combinational logic circuit designed to switch one of several input lines through a single common output line by the application of a control signal.
• Multiplexers operate like very fast acting multiple position rotary switches connecting or controlling multiple input lines called “channels” one at a time to the output.
• Multiplexers are used to convert parallel to serial data.

एनकोडर:

एक एनकोडर में 2ⁿ इनपुट लाइनें और n आउटपुट लाइनें होती हैं। एनकोडर में, आउटपुट लाइनें इनपुट मान के अनुरूप द्विआधारी कोड उत्पन्न करती हैं जो सक्रिय उच्च होती है।

डिकोडर:

यह एक मल्टी-इनपुट और मल्टी-आउटपुट लॉजिक परिपथ है जो कोडित इनपुट को कोडित आउटपुट में परिवर्तित करता है जहां इनपुट और आउटपुट कोड अलग-अलग होते हैं। इनपुट कोड में आउटपुट कोड की तुलना में कम बिट्स होते हैं। इनपुट से आउटपुट तक एक से एक मैपिंग होती है।

बहुसंकेतक:

यह एक डिजिटल स्विच है। यह कई स्रोतों से डिजिटल जानकारी को एकल आउटपुट लाइन पर रूट करने की अनुमति देता है। एक बुनियादी बहुसंकेतक में कई डेटा इनपुट लाइनें और एक एकल आउटपुट लाइन होती है। एक विशेष इनपुट लाइन का चयन लाइनों द्वारा नियंत्रित किया जाता है। यह कई तरह से एक मैपिंग है और एनालॉग सिलेक्टर स्विच के डिजिटल समकक्ष प्रदान करता है। इसलिए यह सही उत्तर है

विबहुसंकेतक:

यह एक परिपथ है जो एक लाइन पर सूचना प्राप्त करता है और 2ⁿ आउटपुट लाइनों में से एक पर सूचना प्रसारित करता है। आउटपुट लाइन का चयन n चयन लाइनों के मूल्यों द्वारा नियंत्रित किया जाता है।

सही विकल्प 4 है।

• किसी दिए गए 3-बिट इनपुट के लिए, डिकोडर उस इनपुट के बाइनरी मान के अनुरूप ठीक एक आउटपुट लाइन को सक्रिय करता है।
• अन्य सभी आउटपुट निष्क्रिय रहते हैं (आमतौर पर लॉजिक 0)।

अवधारणा:

• एक डिकोडर एक संयोजन तर्क है जो लॉजिक गेट्स के साथ बनाया गया है।
• यह एन्कोडर का उल्टा है।
• एक डिकोडर परिपथ का उपयोग डिजिटल इनपुट सिग्नल के एक सेट को इसके आउटपुट के समतुल्य दशमलव कोड में बदलने के लिए किया जाता है। 'n' इनपुट के लिए एक डिकोडर '2n' आउटपुट देता है।
• डिकोडर का ब्लॉक आरेख नीचे दिखाया गया है:

व्याख्या:

1 से 8 विबहुसंकेतक के लिए कितनी चयन रेखाएँ आवश्यक हैं?

एक विबहुसंकेतक, या डिमक्स, एक संयोजन तर्क परिपथ है जिसे एक एकल इनपुट लाइन लेने और उसे कई आउटपुट लाइनों में से एक तक रूट करने के लिए डिज़ाइन किया गया है। इनपुट को किस विशिष्ट आउटपुट लाइन पर रूट किया जाता है, यह चयन लाइनों द्वारा निर्धारित किया जाता है। एक 1 से 8 विबहुसंकेतक में एक इनपुट, आठ आउटपुट और चयन लाइनों का एक सेट होता है जो यह निर्धारित करते हैं कि इनपुट किस आउटपुट लाइन पर भेजा जाता है।

8 = 2^m

m ज्ञात करने के लिए, हम दोनों पक्षों का लघुगणक आधार 2 लेते हैं:

log₂(8) = m

चूँकि 2³ = 8, हम पाते हैं कि:

m = 3

इसलिए, 1 से 8 विबहुसंकेतक के लिए 3 चयन रेखाएँ आवश्यक हैं।

व्याख्या:

1-से-4 विबहुसंकेतक 

परिभाषा: एक 1-से-4 विबहुसंकेतक एक डिजिटल स्विच है जो एक एकल इनपुट लेता है और दो चयन लाइनों (S1 और S0) के मानों के आधार पर उसे चार आउटपुट में से एक पर निर्देशित करता है। इसका उपयोग एक इनपुट से कई आउटपुट लाइनों में से एक तक डेटा वितरित करने के लिए किया जाता है।

कार्य सिद्धांत: 1-से-4 विबहुसंकेतक चयन लाइनों के मानों का उपयोग करके यह निर्धारित करता है कि कौन सी आउटपुट लाइन इनपुट सिग्नल प्राप्त करेगी। चयन लाइनें (S1 और S0) बाइनरी मान हैं जो चार संभावित संयोजनों (00, 01, 10, 11) में से एक का प्रतिनिधित्व कर सकते हैं। इन संयोजनों के आधार पर, इनपुट को संबंधित आउटपुट पर निर्देशित किया जाता है।

केस विश्लेषण:

• यदि S1 = 0 और S0 = 0 है, तो इनपुट I को आउटपुट 0 पर निर्देशित किया जाता है।
• यदि S1 = 0 और S0 = 1 है, तो इनपुट I को आउटपुट 1 पर निर्देशित किया जाता है।
• यदि S1 = 1 और S0 = 0 है, तो इनपुट I को आउटपुट 2 पर निर्देशित किया जाता है।
• यदि S1 = 1 और S0 = 1 है, तो इनपुट I को आउटपुट 3 पर निर्देशित किया जाता है।

दिए गए इनपुट शर्तों: I = 1, S1 = 1, और S0 = 0, हम विश्लेषण कर सकते हैं कि कौन सा आउटपुट सक्रिय होगा।

चरण-दर-चरण समाधान:

1. चयन लाइनों के बाइनरी संयोजन की पहचान करें:

S1 = 1 और S0 = 0 बाइनरी संयोजन "10" से मेल खाता है।

2. यह निर्धारित करें कि कौन सा आउटपुट बाइनरी संयोजन "10" से मेल खाता है:

ऊपर दिए गए केस विश्लेषण से, हम जानते हैं कि संयोजन "10" इनपुट को आउटपुट 2 पर निर्देशित करता है।

3. निर्धारित आउटपुट पर इनपुट लागू करें:

चूँकि I = 1 है, आउटपुट 2 इनपुट सिग्नल प्राप्त करेगा और 1 पर सेट हो जाएगा, जबकि अन्य सभी आउटपुट 0 रहेंगे।

इसलिए, आउटपुट मान होंगे:

• आउटपुट 0 = 0
• आउटपुट 1 = 0
• आउटपुट 2 = 1
• आउटपुट 3 = 0

सही विकल्प: विकल्प 4 (आउटपुट 0 = 0, आउटपुट 1 = 0, आउटपुट 2 = 1, आउटपुट 3 = 0)

संकल्पना:

एक 4 × 1 MUX में

सत्यामान-सारणी इस प्रकार दी गयी है:

Y = निर्गम = S̅1 S̅0 I0 + S̅1 S0 I1 + S1 S̅0 I2 + S1 S0 I3

MUX में AND द्वार तदोपरांत OR द्वार होता है

गणना:

दिया गया है:

Z = निर्गम = A̅B̅C + A̅BC + AB̅C̅ + ABC̅ 

Z = A̅C(B̅ + B) + AC̅(B̅ + B)

Z = A̅C + AC̅

Z = A XOR C

इसलिए, विकल्प 4 सही उत्तर है।

PCM में शामिल मुख्य चरण प्रतिचयन(सेम्पलिंग),क्वान्टीकरण,और इनकोडिंग है।

कोडित्र(इनकोडर):

• एक कोडित्र(इनकोडर) क्वान्टित संकेत को बाइनरी कोड में परिवर्तित करता है।
• यह यूनिट एक डिजिटल कोडन(इनकोडेड) सिग्नल उत्पन्न करती है जो बाइनरी स्पंदों का एक क्रम है जो मॉडूलित आउटपुट के रूप में कार्य करता है।
• यह एक बाइनरी कोडित्र(इनकोडर) है, इस प्रकार यह एक बाइनरी कोड अनुक्रम उत्पन्न करता है। यह पारेषण पथ के माध्यम से प्रेषित होता है।
• कोडित्र(इनकोडर) एक संयोजन तार्किक परिपथ है जो एक सक्रिय इनपुट सिग्नल को एक कोडित आउटपुट सिग्नल में परिवर्तित करता है।
• इसमें n इनपुट लाइनें हैं, जिनमें से केवल एक ही किसी भी समय सक्रिय होती है, और m आउटपुट लाइनें होती हैं।
• यह सक्रिय इनपुट में से एक को m बिट्स के साथ कोडित बाइनरी आउटपुट में इनकोडित करता है।
• एक कोडित्र(इनकोडर) में, आउटपुट लाइनों की संख्या इनपुट की संख्या से कम होती है।
• यदि एक कोडित्र(इनकोडर) में n इनपुट लाइन्स हैं और m आउटपुट लाइनें होती हैं,तो n<= 2m

सही उत्तर विकल्प 2 है।

संकल्पना:

4 × 1 MUX में

सत्य-सारणी निम्न रूप में दी गयी है:

Y = आउटपुट = S̅1 S̅0 I0 + S̅1 S0 I1 + S1 S̅0 I2 + S1 S0 I3

MUX में OR गेट के बाद AND गेट शामिल है।

गणना:

दिया गया है:

Z = आउटपुट = P̅Q̅R + P̅QR̅ +PQ̅ R̅ + PQR

Z = P̅(Q̅R + QR̅ ) +P(Q̅ R̅ + QR)

Z = $\bar{P}.\overline{(\overline{Q}R+Q\overline{R})}+P.(\overline{Q}\overline{R}+QR)$

Z = P ⊙ Q ⊙ R = P ⊕ Q ⊕ R

अर्धव्यवकलक के लिए सत्य तालिका:

$Difference=A\oplus B=A\overline{B}+\overline{A}B$

$Borrow=X=\overline{A}B$

सूत्र:

‘n’ बिट रिपल कैरी योजक के लिए लिया गया कुल समय है

Td = (n – 1) tc + अधिकतम(tc, ts)

tc = एकल फ्लिप फ्लॉप के माध्यम से कैरी के लिए विलंब।

ts = योग के लिए विलंब

डाटा:

प्रत्येक पूर्ण योजक गणना के लिए  34 ns लेता है

इससे अधिकतम(tc, ts) = ts = 34 ns

Td = 90 ns।

n = 8

गणना​:

Td = (n – 1) tc + अधिकतम(tc, ts)

90 = (8 – 1)tc + 34

7tn = 56 ns

∴ tn = 8 ns

प्रत्येक पूर्ण योजक द्वारा कैरी प्राप्त करने में लिया गया 8 ns है।

संकल्पना:  

बहुसंकेतक:

• बहुसंकेतक अनेक से एक डेटा चयनकर्ता होता है।
• बहुसंकेतक चयन रेखा पर बिटों के आधार पर अपने इनपुट पर उपलब्ध कई डेटा में से एक डेटा का चयन करता है।
• आठ इनपुट का चयन करने के लिए तीन डेटा चयन रेखाओं का उपयोग किया जाना चाहिए। बहुसंकेतक को डेटा चयन रेखाओं की आवश्यकता होती है। हमारे पास आठ इनपुट के लिए तीन डेटा चयन रेखाएं हैं और यह एक 8:1 बहुसंकेतक है।

उदाहरण:

एक 8 × 1 बहुसंकेतक 8 इनपुट में से एक का चयन करता है और इसे आउटपुट में प्रदर्शित करता है, अर्थात्

2m  = 16
m = log2 16 = log2 (24)
m = 4log2 2
m = 4

अतः डेटा सेलेक्ट रेखाओं की संख्या 4 हैं।

बहुसंकेतक:

• बहुसंकेतक एक संयोजक परिपथ होता है।
• एक बहुसंकेतक कई से एक डेटा चयनकर्ता होता है।
• एक बहुसंकेतक अपने इनपुट में उपलब्ध कई डेटा में से एक का चयन बिट पर निर्भर करता है।
• 2ⁿ इनपुट के लिए, n चयन लाइनें हैं जो निर्धारित करती हैं कि कौन सा इनपुट आउटपुट से जुड़ा होना है।

उदाहरण:

एक 4-इनपुट बहुसंकेतक नीचे दिखाया गया है।

आउटपुट, Y = I0S̅1S̅0 + I1S̅1S0 + I2S1S̅0 + I3S1S0

4-इनपुट बहुसंकेतक का आउटपुट प्रत्येक के 3-चर के एक संयोजन कार्यों का प्रतिनिधित्व करता है।

फ़ंक्शन को AND-OR फ़ंक्शन के संयोजन के रूप में देखा जा सकता है। (गुणनफलों का योग)

अवधारणा:

बहुसंकेतक में n बिट प्रतिरोधक के लिए चयन लाइनों की संख्या n है:

MUX में चयन लाइनों की संख्या = log2 n

गंतव्य डिकोडर में,

चयन लाइनों की संख्या = log2 n

विश्लेषण:

दिया हुआ:

Mux 4 x 1 है

तो, n = 4

MUX में चयन लाइनों की संख्या = log2n

डिकोडर में चयन लाइनों की संख्या = log2 4 = 2 बिट

विकल्प (3) सही विकल्प है।

Important Points

MUX के बारे में अधिक जानकारी:

1) यह एक डेटा चयनकर्ता संयुक्त परिपथ है।

2) यह कई से-एक समानांतर से आनुक्रमिक परिवर्तक है

3) इसे सार्वभौमिक तर्क परिपथ भी कहा जाता है

4) MUX में AND गेट और उसके बाद OR गेट होते हैं

संकल्पना:

• n - डेटा चयन इनपुट वाले बहुसंकेतक n - चरों वाले किसी फलन और (n + 1) चरों वाले कुछ फलन को लागू कर सकता है।
• इस डिज़ाइन का मुख्य उद्देश्य कुछ डेटा इनपुट को व्यक्त करने के लिए सबसे विशिष्ट इनपुट चर और इसके पूरक का उपयोग करना है।

गणना:

दिया गया है 16:1 MUX, अर्थात् 2⁴:1 MUX,

यहाँ, हमारे पास 4 डेटा चयन रेखाएं हैं।

अतः किसी अतिरिक्त परिपथिकी के बिना दिए गए इस MUX का प्रयोग 4 चरों वाले सभी बूलियन फलन और 4 + 1 = 5 चरों वाले कुछ बूलियन फलन को प्राप्त करने के लिए किया जा सकता है।

आइए अपनी सुविधा के लिए परिपथ का नाम दें।

A, B, C, और D को ऊपर दिए गए गेट का आउटपुट माना जाता है:

A = X1.Y̅1

B = X1 ⊙Y1 

C = X0.Y̅0

D = B.C

Z = A + D

सत्य तालिका

जैसा कि देखा जा सकता है, जहाँ X > Y, Z = 1है।